高位合成友の会 第3回 (2015/12/08 18:00〜)

もうベタなRTL設計はしたくない!? この会は,新しい論理回路設計の処理系を開発したり使ったりする方法について話す会です. FPGA等に搭載される論理回路の設計には,RTL(Register Transfer Level)の設計言語が使われることが一般的です.その一方で,ソフトウ ェアの業界の経験も踏まえ,より使いやすい言語処理系を作…