Vitis HLS 2020.1 の C/RTL 協調シミュレーション時の新機能2(Random Stall) : FPGAの部屋

”Vitis HLS 2020.1 の C/RTL 協調シミュレーション時の新機能1(Wave Debug)”の続き。 前回は、Vitis HLS 2020.1 の新機能の内の Wave Debug を紹介した。今回は、Random Stall を紹介する。 Random Stall は UVM のランダム検証(UVM 知らないので、良く分からないが)