VivadoでIPを生成する方法の調査(VivadoのIPインテグレーションの仕組み調査2. )
ZedBoardのIPデザインに対して、BlockRAMのモジュールを挿入する。 BlockRAMの設計 AXI4のインタフェースを持ったBlockRAMデザインを設計する。AXI4のインタフェースは他のデザインから取ってくる。 github.com blockram_test_v1_0 - blockram_test_v1_0_S00_AXI blockram_test_v1_0はAXI4のインタフェースを持たせた。 mo…
