オープンソースのVerilog HDL/SystemVerilogシミュレータのVerilatorを知ってもらう会です。 参加対象者は、Verilog HDL/SystemVerilogユーザーです。 Google Meetによるオンライン開催です。 * 開場 : 13:20 * 開始 : 13:30 、Vengineer * 13:35 - 14:05 、@Ryuz88 さん * 14:10 - 14:50 、@msyksphinz さん …