電気回路/HDL/Verilogで犯しがちな記述ミス

インプリメント時のワーニングをうまく見る方法が分からず、簡単な記述ミスのせいで2,3時間を無駄にすることがしばしばなので、ありがちなミスやそれへの対処法をここに記述して、日頃から注意しようという算段です。