RISC-Vコアの検証インタフェースRVVIについて調べる (2. トレースインタフェースRVVI-TRACE)
RISC-Vコアの検証環境RVVIについて調査している。 まずはDUTからのトレースデータの情報RVVI-TRACEについて調査する。 実際のインタフェースは、当該GitHubのrvvi-trace.svに定義されている。 github.com これはVerilatorでも食えるのかな？ このVerilogファイルからいろいろなものを読み解いていく。 RVVI-TRACEのインタ…
