FPGA開発日記

msyksphinz.hatenablog.com 前回はファームウェア側を実装した。 今回は RTL の中核部分である「デコーダ」と「ALU」を SystemVerilog で実装する。 rv64i は 64 ビット整数命令に加えて 32 ビット演算の W 命令（ADDW/SUBW 等）を持つため、 ALU はその両方を扱えるように設計した。 型定義パッケージ (rv64i_pkg.sv) 複…