06. 並列実行の基本 - SystemVerilogで遊ぼう!

SystemVerilogをいじりながら文法を学んだり、ビヘイビアモデルの作成などができるようになればいいな!と思っています。UVMの情報も載せ始めました。