SystemVerilogで遊ぼう! - 06日目~モデルの追加

5日目までは、とりあえず小さな構成のモデル基本構造と、それらを構成するコードを説明してきました。 今回は、UVMのテストベクタ・テストシナリオ構築に関するちょっと細かい説明と、サンプルの追加を通してそれを理解することをしたいと思っていましたが、その話をする下準備をここでは行います。スレー ブモデルを追…