XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その2)
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに 前回は、XilinxのQEMU+SystemC + Verilog HDL (Verilator) のデモの内容の内、下図のQEMU と SystemC の zynqmp を繋ぐ部分を探ってみました。 今回は、SytemC側をもう少し詳しく探っていきます。 SystemCモ…
