Vengineerの戯言

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに Verilatorは、オープンソースのVerilog HDL/SystemVerilog対応のシミュレータです。 しかしながら、msyksphinzさんの下記のブログにあるように、 全ての遅延記述 (#) は無視される。 event系のイベント (wait…