Vengineerの戯言

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった はじめに Dynamic Scheduler版 Verilatorの中を調べる、その3。今回は、wait がどのように実装されているのかをみていきます。 Verilog HDLコード Verilog HDLコード (examples/wait/wait.v) を以下に示します。wait …