Vengineerの妄想

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 5th RISC-V Workshopのプレゼン資料： A Fast Instruction Set Simulator for RISC-Vの会社、Esperanto Technologies 2014年11月創業のStealth mode startup. RISC-Vでは、Spike pk というのがあるのね。 Github：RISC…