【SystemVerilog】if-elseでrandomize()制約の条件分岐による乱数調整 : すきま研究所日誌

if-elseを用いることでrandomizeによる乱数生成において、条件分岐による制約(constraint)を記述することが出来ます。複数制約の重ね掛けも可能という点はimplication(->)を用いた制約と使い方が類似しているようにも思います。目次if-elseを用いた制約例randomize()制約一