ハードウェアの気になるあれこれ
id:diningyo-kpuku-jougeki
Chiselで設計したハードウェアをVerilogのRTLに変換する流れのまとめ
前回のChiselの記事では`Bundle`を使ってオプションのIOポートをまとめて制御する方法を紹介した。 最近Chisel周りの調査をいろいろやっているが、ChiselのコードをVerilogのRTLに変換する方法についてを簡単にまとめた日本語の記事が見当たらない気がしたので今更感はあるがまとめておこうと思う。